TOPCon의 레이저 절단 가장자리: 단면 패시베이션

빠른 답변: 셀을 4분할로 절단하면 레이저 그루브를 따라 분리되며, 그 그루브는 양쪽 벽면에 노출된 실리콘을 남깁니다. 공개된 접근법은 벽면에 얇은 터널 산화막을 성장시키고 그 위에 n⁺ 도핑된 폴리-Si를 증착한 후 폴리-Si를 AlOₓ로 캡핑하여, 절단면이 재결합 중심 대신 선택적 접촉부처럼 작동하도록 하는 것입니다. 추가되는 모든 공정 단계는 저온이며, 이것이 이미 LPCVD를 운영하는 라인에 흥미로운 이유입니다.

4분할 및 다중 절단 셀은 이제 일반적인 생산 공정이며, 그 이유는 산술적입니다. 셀을 4개로 분할하면 각 리본이 전달하는 전류가 낮아지고, 핑거를 가로지르는 경로가 짧아지며, 상호 연결부의 저항 손실이 감소합니다. 이득은 실재하며, 이것이 4분할 TOPCon 셀 이 누구도 비용을 논하기 전에 기본값이 된 이유입니다.

비용은 절단 자체에 있습니다. 레이저 그루브가 4분할을 분리하며, 그로 인해 열린 벽면은 패시베이션 층이 한 번도 적용된 적 없는 실리콘입니다. 그곳의 표면 상태는 밴드 갭 중앙에 위치하며, 벽면에 도달한 캐리어는 재결합합니다. 이는 음영 손실이 아닌 전압 손실이며, 절단 단계 이전에 수행된 어떤 측정에서도 나타나지 않습니다.

아래에 설명된 접근법은 그 벽면을 최소화해야 할 손상으로 취급하는 것을 멈추고 코팅해야 할 표면으로 취급합니다. 이는 TOPCon이 이미 웨이퍼 표면에 사용하는 동일한 선택적 접촉 개념을, 절단이 몇 공정 단계 전에 생성한 표면에 적용한 것입니다.

절단 가장자리는 표면이며, 셀에서 가장 나쁜 표면입니다

완성된 모듈의 다른 모든 실리콘 표면은 텍스처링, 세정, 유전체 스택, 때로는 그 아래의 도핑층까지 전체 패시베이션 시퀀스를 거쳤습니다. 그루브 벽면은 그 중 아무것도 받지 않습니다. 이는 전면 접합이 형성된 후, 후면 스택이 증착된 후에 생성되므로, 레이저가 남기는 것은 원재료입니다.

그런 종류의 표면에 대해 일반적으로 인용되는 수치는 실망스럽습니다. 계면 상태 밀도는 약 1 × 10¹² cm⁻² eV⁻¹ 수준이고 표면 재결합 속도는 500 cm/s 이상이며, 둘 다 이 기사가 인용한 출처의 절단 직후 사례에 대해 보고된 값입니다. 한 자릿수 cm/s로 측정되는 패시베이션된 표면과 비교하면, 처리되지 않은 절단 가장자리는 약 두 자릿수 더 빠르게 재결합합니다.

중요한 것은 면적이 아닙니다. 교차 그루브는 폭 30 µm, 깊이 약 1.5 µm이며, M10 셀을 4개로 절단하면 33,000 mm² 의 웨이퍼 표면에 대해 약 1제곱밀리미터의 벽면이 열립니다. 오히려 절단부의 확산 길이 내에서 생성된 캐리어가 도달할 수 있고, 벽면이 양방향으로 셀 전체 길이를 따라 이어진다는 점입니다. 손실은 선 길이에 비례하며, 교차 패턴은 모든 1/4분할의 중앙을 가로질러 긴 선을 만듭니다.

이것이 또한 손실이 전압 문제처럼 작동하는 이유입니다. 가장자리의 재결합은 벌크에서 캐리어를 제거하며, 개방 전압은 셀 전체의 총 재결합 속도에 반응합니다. 충전율도 변합니다. 음영은 전류에 나타나지만, 이것은 Voc와 FF에 나타나며, 절단 공정을 검증할 때 덜 명백한 지점입니다.

코팅이 실제로 무엇인지

공개된 구조는 절단 벽면에 특정 순서로 세 개의 층을 올립니다. 실리콘에서 바깥쪽으로 읽으면: 캐리어가 터널링할 수 있을 만큼 매우 얇은 실리콘 산화막, 캐리어를 전달하는 고농도 도핑 폴리실리콘 층, 계면의 화학적 패시베이션을 완성하는 알루미늄 산화막 캡입니다.

이것을 단순히 산화막을 다시 성장시키는 것과 구분하는 두 가지 세부 사항이 있습니다. 첫째, 스택은 유전체만이 아니라 도핑된 반도체를 포함하므로 전도할 수도 있습니다. 순수 산화막은 벽면을 패시베이션하고 전기적으로 죽은 상태로 남길 것이며, 이는 아무것도 수집하지 않는 표면에는 괜찮지만, 여기서 벽면은 둘 다 전류를 이동해야 하는 두 개의 1/4 셀 사이에 있습니다. 둘째, 두께는 평평한 웨이퍼에서와는 다른 방식으로 중요합니다. 폴리-Si는 바닥이 둥근 1.5 µm 깊이 그루브 위에서 연속성을 유지할 만큼 두꺼워야 합니다. 또한 자체 응력이 벽면에서 균열이나 박리를 일으키지 않을 만큼 얇아야 합니다.

출처는 구조 설명에서 폴리-Si에 대해 120 nm를, 공정 순서에서 80 nm를 제시하며, 80 nm가 필드 패시베이션 효과에 충분하다고 언급합니다. 이 차이는 덮어두기보다 주목할 가치가 있습니다. 이는 층 두께가 고정 목표가 아니라 공정 창 내에서 조정 가능함을 시사하며, 두 값 모두 저자들이 실행 가능하다고 보는 범위 내에 있습니다.

얇은 산화막과 도핑층이 캐리어를 필터링하는 이유

메커니즘은 화학이 아닌 밴드 엔지니어링이며, TOPCon이 처음부터 경쟁력을 갖게 한 동일한 메커니즘입니다. 노출된 벽면에서 계면 상태는 밴드 갭 전체에 분포합니다. 그 상태 중 하나에 도달한 전자는 앉을 곳이 있고, 같은 상태에 도달한 정공은 회로를 닫습니다. 둘이 재결합하고 쌍은 소실됩니다.

산화물과 도핑된 폴리-Si가 자리를 잡으면, 계면의 밴드 구조는 더 이상 평탄하지 않다. 얇은 산화물은 실리콘과 도핑층 사이의 직접 경로를 차단하면서도 전자가 터널링할 수 있을 만큼 충분히 얇게 유지된다. 도핑층의 전하는 계면 바로 아래 실리콘의 밴드를 휘게 만들며, 이것이 비대칭성을 만들어낸다. 한 캐리어 유형은 낮은 장벽을 만나 통과하고, 다른 유형은 높은 장벽을 만나 되돌아간다.

보고된 결과는 절단면에서의 표면 재결합 속도가 약 500 cm/s에서 10 cm/s 미만으로 떨어지는 것이며, 이는 약 98%의 변화이다. 이는 큰 수치이며, 그 이유는 단순하다. 출발점이 패시베이션되지 않은 표면으로, 이용 가능한 최악의 경우에 가깝기 때문이다. 패시베이션된 표면을 같은 비율로 개선하는 것은 불가능할 것이다.

이 코팅이 하지 않는 일에 대해 정확히 짚을 필요가 있다. 그것은 홈을 제거하지 않고, 레이저가 삭마한 실리콘을 복원하지 않으며, 벽면을 광학적으로 유용하게 만들지도 않는다. 쿼터는 여전히 더 좁다. 주장은 그보다 좁다. 절단면이 캐리어가 소멸하는 장소로 작용하는 것을 멈추고, 캐리어가 수집될 수 있는 장소로 작용하기 시작한다는 것이다.

공정 단계가 어디에 위치하는가

이 구조와 함께 발표된 경로는 한 가지 삽입이 있는 일반적인 TOPCon 시퀀스이다. 레이저가 교차 홈을 절단한 후, 셀 수준의 패시베이션 스택이 증착되기 전에 벽면이 산화되고 재도핑된다. 나머지는 모두 원래 위치에 그대로 있다.

TMAH 라운딩과 결정화도 검사는 이것을 실험실 시연이 아닌 양산 경로처럼 보이게 만드는 두 가지 세부 사항이다. 1.5 µm 홈에는 모서리가 있고, 모서리는 증착된 필름이 얇아지고 응력이 집중되는 곳이다. 모서리를 2초 동안 라운딩하는 것은 거의 비용이 들지 않으며, 그렇지 않으면 나중에 열 사이클링이나 취급 중에 나타날 실패 유형을 제거한다.

라인 입장에서 흥미로운 점은 추가된 단계 중 어느 것도 새 장비를 필요로 하지 않는다는 것이다. 산화, 증착 및 어닐링은 모두 TOPCon 라인이 이미 보유한 LPCVD 용량 내에 들어가며, 추가된 두 단계는 저온이므로 완성된 셀의 열 예산이 교란되지 않는다. 출처는 라인 택트 손실이 3% 미만이라고 보고하며, 이는 새로운 단계가 제안될 때 가장 먼저 확인해야 할 수치이다. 효율을 0.5포인트 개선하지만 처리량의 10%를 비용으로 치르는 단계는 3%를 비용으로 치르는 단계와는 다른 제안이다.

시퀀스의 후단도 변하며, 코팅 때문이 아니다. 12BB 레이아웃을 유지하는 4분할 셀은 쿼터 셀로부터 스트링되어야 하며, 절단면은 이제 스트링거가 다루는 표면이다. 배치 공차, 리본이 접합부에 가하는 힘, 그리고 납땜 중 셀이 받는 열량은 모두 30 µm 홈이 관통하는 가장자리를 가진 조각에 작용한다. 바로 이 지점에서 미세 와이어 태빙 및 스트링잉 장비와 버싱 단계 가 셀 설계와 만나며, 이것이 코팅이 다루지 않는 흐름의 부분이다.

보고된 비교가 보여주는 것

출처는 표준 4분할 셀과 코팅된 가장자리를 가진 동일한 셀에 대한 전후 비교를 인쇄한다. 아래 표는 이를 재현한 것이다. 이는 경로와 함께 발표된 수치이며, 단일 출처에서 나온 것이고 우리가 독립적으로 검증하지는 않았다.

개별 값보다 패턴을 읽어라. 전압 이득이 전류 이득보다 크며, 이는 메커니즘이 예측하는 바이다. 표면에서의 재결합은 우선 전압을 비용으로 치른다. 충전율은 전자적으로 죽은 면적 비율의 작은 감소와 일치하게 약간 움직인다. 효율은 전압을 따르며, 0.5포인트 절대값이 헤드라인 주장이다.

양면성 수치는 나머지보다 더 주의가 필요하다. 85%에서 90%로 가는 것은 셀 후면 면적의 작은 비율인 표면의 변화로 인한 5포인트 점프이며, 출처는 메커니즘을 설명하지 않는다. 절단면이 이전에 후면의 국부 션트 경로였다면 실제일 수 있지만, 단일 소규모 샘플이 만들어낼 수 있는 종류의 수치이기도 하다. 표에서 가장 근거가 약한 항목으로 취급하라.

아직 확정되지 않은 것

발표된 사례에서 네 가지가 빠져 있으며, 네 가지 모두 라인이 결정을 내리기 전에 중요하다.

• 코팅된 가장자리에 대한 신뢰성 데이터. 홈 벽의 1 nm 산화물과 10 nm 산화알루미늄 캡은 셀의 나머지 부분과 동일한 습열, 열 사이클링 및 기계적 하중을 받습니다. 절단 모서리는 또한 열 사이클링 하에서 응력 집중원이 되는데, 두 개의 쿼터 셀이 홈에 대해 팽창하기 때문입니다. 그 중 어느 것도 비교 표에는 나타나지 않습니다.
• 두께 문제. 출처는 동일한 구조에 대해 서로 다른 두 가지 폴리-Si 두께를 제시합니다. 이는 모순이 아니라 최적값이 확정되지 않았음을 의미하며, 두께는 응력, 증착 시간 및 택트에 함께 영향을 미칩니다.
• 독립적 재현. 효율 향상은 하나의 보고된 데이터 세트에서 나온 것입니다. 0.5 포인트의 절대적 향상은 추구할 가치가 있을 만큼 크고, 다른 라인과 다른 페이스트 및 리본 조합에서 재확인할 가치가 있을 만큼 큽니다.
• 셀의 나머지 부분과의 상호작용. 홈 벽에 도핑층을 추가하면 그 벽이 두 쿼터 사이에서 전기적으로 하는 일이 달라집니다. 이것이 후면 금속화 패턴 및 쿼터 셀의 스트링잉과 어떻게 상호작용하는지는 코팅 문제가 아니라 시스템 문제입니다.

같은 방향의 더 넓은 요점이 있습니다. 셀을 절단하는 것은 상호연결 이득만을 근거로 받아들여진 트레이드오프입니다. 4분할 프레임워크 는 절단을 주어진 것으로 취급하고, 다중 분할 분석 은 더 작은 셀이 음영과 모듈 레이아웃에 미치는 영향을 살펴봅니다. 절단 모서리에 대한 연구는 그 트레이드오프의 비용 측면을 공격하며, 이것이 유지된다면 기존의 최적값을 개선하는 것이 아니라 최적 절단 횟수를 바꿉니다.

나머지 절단 논의와 함께 이것을 읽는 방법

4분할 셀이 언급될 때 보통 세 가지 별개의 아이디어가 뒤섞이는데, 이를 분리해 두면 문헌을 더 쉽게 읽을 수 있습니다.

첫째는 상호연결 이득입니다. 쿼터 셀은 전류의 4분의 1을 운반하므로 리본의 저항 손실이 급격히 감소합니다. 이는 확립된 사실이며 이것이 이 기술이 양산에 들어간 이유입니다. 둘째는 모듈 수준의 결과로, 더 작은 셀이 음영 허용도, 정션 박스 요구 사항 및 라미네이트의 기계적 거동을 변화시킵니다. 2분할 정션 박스 가 하나의 가시적인 결과입니다. 셋째는 절단 표면 자체로, 이것이 여기서의 주제이며 처음 두 논의가 흔히 건너뛰는 부분입니다.

이들 사이의 실질적인 연결고리는 공정 흐름입니다. 그루빙은 레이저 절단 단계로 수행되고, 코팅 단계는 라인이 이미 보유한 LPCVD 용량에 들어가며, 마무리 단계는 금속화 와 스트링잉입니다. 이 경로를 평가하는 라인은 실제로 이 삽입이 이미 보유한 두 장비 사이에 적합한지를 평가하는 것이며, 발표된 택트 수치는 약 3%입니다.

FAQ

코팅이 절단의 필요성을 없애나요?

아니요. 쿼터는 여전히 절단되고 홈도 여전히 존재합니다. 달라지는 것은 홈이 노출시킨 벽의 전기적 거동이지 형상이 아닙니다.

더 온화한 공정으로 그냥 절단하면 안 되나요?

더 깨끗한 절단은 손상을 줄이지만 여전히 패시베이션되지 않은 표면을 남깁니다. 재결합은 거칠기만큼이나 패시베이션 부재에서 비롯되며, 이것이 여기서의 답이 더 나은 레이저 레시피가 아니라 코팅인 이유입니다.

1 nm 산화물은 신뢰할 수 있나요?

그 정도 수준의 터널 산화물은 이미 TOPCon 양산에서 사용되므로 개념은 웨이퍼 표면에서 입증되었습니다. 표면 방향이 다르고 시작점이 더 거친 홈 벽에서도 동일한 두께가 유지되는지는 미해결 질문 중 하나입니다.

이것은 TOPCon에만 적용되나요?

터널 산화물과 도핑된 폴리-Si의 조합은 TOPCon 구조이므로 이 경로는 자연히 이를 이미 운영하는 라인을 겨냥합니다. 조각으로 절단되는 다른 셀 유형은 자체 공정과 호환되는 패시베이션 스택이 필요하며, 이는 다른 엔지니어링 문제입니다.

시험에서 가장 먼저 확인할 것은 무엇인가요?

무엇보다 먼저 에지 SRV 프록시와 전압입니다. 30 µm 폭 홈을 따른 증착 균일도, 층의 결정성, 삽입된 단계의 택트 비용이 그다음이며, 그루빙 후 쿼터의 기계적 거동이 가장 잊히기 쉬운 항목입니다.

코팅이 스트링거가 해야 할 일을 바꾸나요?

직접적으로는 아닙니다. 코팅은 전기적인 것이므로 배치 정밀도, 솔더링 온도 및 취급 힘은 변하지 않습니다. 홈이 관통된 쿼터 셀 자체는 여전히 취급하기 더 어려운 대상이며, 이는 이 연구가 다루는 제약과는 별개의 제약입니다.

최종 고찰

셀을 더 좋게 만들기 위해 실리콘을 절단하는 것은 다소 이상한 트레이드오프이며, 상호연결 이득이 크기 때문에 통합니다. 이 연구가 하는 일은 한 번도 가격이 매겨지지 않았던 트레이드오프의 부분, 즉 절단이 만들어내는 표면에 대해 루프를 닫는 것입니다. 셀이 다른 곳에서 사용하는 것과 동일한 선택적 접촉 스택으로 홈 벽을 코팅하는 것은 일관된 답이며, 기존 LPCVD 용량과 두 개의 저온 단계로 수행할 수 있다는 사실이 주목할 가치가 있는 이유입니다.

일반적인 주의가 적용됩니다. 메커니즘은 건전하고 확립된 물리학에서 비롯됩니다. 보고된 0.5 포인트 효율 향상은 하나의 출처에서 나온 것이며 독립적으로 확인되지 않았고, 특히 양면성 수치는 표의 나머지보다 약합니다. 라인 입장에서 합리적인 입장은 실제이지만 검증되지 않은 이득을 가진 공정 삽입으로 추적하고, 메커니즘이 예측하는 측정값인 전압으로 시험하는 것입니다.

데이터 참고: 층 두께, 공정 조건 및 전후 비교는 이 경로와 함께 발표된 값이며 보고된 대로 재현된 것이고 독립적으로 검증되지 않았습니다. 약 1 mm의 벽 면적 수치는² 30 µm 홈, 1.5 µm 깊이, 182 mm 셀의 두 개의 전장 절단을 기준으로 33,124 mm의 웨이퍼 표면과 대비한 당사의 자체 추정치입니다². 손실의 순위는 전압이 전류보다 앞서며, 이는 인쇄된 수치가 아니라 메커니즘에서 비롯됩니다.